Page 16 - eAB03001_數位電路實作應用_課本PDF

CPLD 數位邏輯設計實習

圖 1-11 CPLD 學習發展轉接電路板電路圖 ( 二 )

1 指撥開關分壓電路

如圖 1-12 所示為指撥開關分壓電路，
其電路由高位組的指撥開關（SW ）、分壓
1
電阻（RA ～ RA 、RB ～ RB ）與低位組的
1
4
4
1
指撥開關（SW ）、分壓電阻（RD ～ RD 、
4
1
2
RE ～ RE ）所構成的。分為高位元組輸入信
1
4
號 H ～ H 與低位元組輸入信號 L ～ L 。以
3
0
3
0
高位元組輸入信號為例，其電路動作如下：
1 當指撥開關往上撥至 ON 時
V = R B × V CC = 10k × 3. 圖 1-12 指撥開關分壓電路
3V = 3V，
i
A
R+R B 1k +10 k
表示輸入信號的邏輯狀態為高電位的「H」，代表正邏輯的「1」。
8