Page 20 - eAB03001_數位電路實作應用_課本PDF

CPLD 數位邏輯設計實習

脈衝產生電路的腳位設定如表 1-2 所示。

表 1-2 脈衝產生電路的腳位設定
名稱 CLK-L CLK-H Pluse
腳位 41 40 39

3 LED 顯示電路

如圖 1-19 所示為前述圖 1-10 右下方與圖 1-11 的左下方，共同組成一共陰極的
LED 顯示電路。 由 10 燈 LED 排（LED1 ～ LED 10） 與 330Ω 限流排阻（RC ～
1
RC ）所構成。10 個 LED 由左至右分別接至 CPLD 晶片的十個接腳，其電路動作如下：
10
1. 當 CPLD 晶片輸出的 邏輯狀態為「H」 時， 輸出的直流電壓經由電阻器 R 流經
LED，使 LED 發亮。

2. 當 CPLD 晶片輸出的邏輯狀態為「L」時，輸出的直流電壓為 0V，故流經 LED 的

電流為 0，此時 LED 不亮。
LED 顯示電路的腳位設定如表 1-3 所示。

圖 1-19 LED 顯示電路

表 1-3 LED 顯示電路的腳位設定
LED LED LED LED LED LED LED LED LED LED
名稱
10 9 8 7 6 5 4 3 2 1
腳位 19 18 16 14 29 28 27 26 25 24

12