Page 18 - AB00601_邏輯設計實驗

邏輯設計實驗

表 1-6
電晶體數 延遲時間
NOT 2 1

BUFFER 4 2

AND 6 2.4

OR 6 2.4

NAND 4 1.4

NOR 4 1.4
XOR 14 4.2

XNOR 12 3.2

3. TTL 與 CMOS 的邏輯準位（Logic Level）
TTL 與 CMOS 都是常用的數位積體電路，「邏輯準位」是數位系統能夠正確運作的
依據。依循這些電氣規格才能保證各家廠商的產品能夠在一個電路中相互連接使用，如
表 1-7 所示，列出了 TTL 與 CMOS 的輸入與輸出準位。

表 1-7
TTL 與 CMOS 的邏輯準位
IC 種類 V OL V OH V IL V IH 備 註
TTL 小於 0.4V 大於 2.4V 0.8V 以下 2.0V 以上 TTL 電源為 5V
CMOS 約 0V 約 V DD 30% V DD 以下 70% V DD 以上 V DD 為 3～15V

1 某 CMOS 使用 5V 電源，輸入端測量電壓為 3.2V，請問這是屬於
邏輯「0」還是邏輯「1」？

TTL CMOS
5 V V DD
V I V O ≈ V DD
V I V O

0.7V DD
2.4V
2.0V

0.3V DD
0.8V 0.4V
0V 0V ≈ 0 V
圖 1-18
3.2V/ 5V= 0.64，未及 70% V DD 以上也不在 30% V DD 以下，故非邏輯「1」也不是邏輯
「0」，此電壓意謂著送出 3.2V 的元件故障或電路設計錯誤。

10