Page 29 - 數位邏輯設計升學寶典

Chapter 2 基本邏輯閘 21

學生練習 2.4

০࿁ᜌ፨༶ၑ ANDdɨࠑʘॆ࠽ڌО٫މॆk

A B C D

答

學生練習 2.5

νྡהͪމ CMOS ᜌ፨ཛྷཥ༩
ၾྼ᜕ഐ؈dۆ LG Ꮠމɨΐ

О၇ᜌ፨ཛྷk
A B

C D
答

學生練習 2.1 (D) 2.2 (B) 2.3 (D) 2.4 (B) 2.5 (A)
答 案
詳解請掃章首 QR-code

老師引導３

νྡࣛҏྡʕ ABC މ፩ɝᜌ፨ڦ໮dX މ຾ɓᜌ
፨ཛྷ༶ၑܝٙ፩̈dۆ༈ᜌ፨ཛྷᏐމɨΐО٫k

解 C 由輸入／輸出波形的時序圖中發現：

當輸入有任一為 1 輸入時，輸出即為 1；
當輸入皆為 0 輸入時，則輸出方為 0，
所以此邏輯閘為或閘（OR gate），故為選項 (C)。