Page 27 - 數位邏輯設計升學寶典
P. 27
Chapter 2 基本邏輯閘 19
老師引導 1
Ϟᗫᜌ፨ཛྷٙ፩ɝÿ፩̈तdɨΐО٫፹Ⴌk
解 D 或閘的特性為:只要有任一或更多輸入為 1 時,則輸出即為 1;
或者,當所有的輸入為 0 時,則輸出才為 0。所以選項 (D) 的輸出應為 1。
學生練習 1.1 【107 統測】
ɨΐࡳɓ၇ᜌ፨ཛྷ̥Ϟί፩ɝΌމ "0" ࣛ፩̈ʑึ݊ "1" k
A XOR ཛྷc B XNOR ཛྷc C OR ཛྷc D NOR ཛྷf
答
學生練習 1.2 【105 統測】
ɓࡈՇ፩ɝ NAND ཛྷdAeB މ፩ɝdY މ፩̈dۆɨΐО٫ϞႬk
A ߰ A 0eB 0dۆ Y 0c B ߰ A 0eB 1dۆ Y 1c
C ߰ A 1eB 0dۆ Y 1c D ߰ A 1eB 1dۆ Y 0f
答
學生練習 1.3
νྡމɓࡈԓژ͊ᗫλٙᙆѓዱᜌ፨ཥ༩d߰ AeBeCeD ʱ
й˾ڌ̬ࡈԓژًٙ࿒፩ɝd¨0©˾ڌԓژ͊ᗫλd¨1©˾ڌ
ԓژᗫλiίᙆѓዱৃٙ፩̈ F ˙ࠦd̥ࠅϞɓࡈژ͊ᗫλ
ఱ፩̈¨1©˾ڌዱڥdщۆ፩̈¨0©˾ڌዱʔڥfࠅ༺ՑϤ̌
ঐdᜌ፨ཛྷ G Ꮠމʡჿཛྷkc A אཛྷOR gatec B ˀʿཛྷ
NAND gatec C ʝ͆אཛྷXOR gatec D ˀʝ͆אཛྷ
NXOR gatef
答
學生練習 1.1 (D) 1.2 (A) 1.3 (B)
答 案
詳解請掃章首 QR-code