Page 21 - 數位邏輯設計升學寶典
P. 21

Chapter 1     數位邏輯基本概念          13


                   32. О၇̍ༀۨόٙ IC ݊Ϙಂ௰੬͜׵ SSIeMSI k

                       (A) TQFPc(B) PLCCc(C) DIPc(D) PGAf

                   33. Դࣛ̀͜඲ࠅਗ਼ΙՏཥ༩ؐ€PCB͂ݸ߈ˆٙ IC ̍ༀۨόމc EEPROM (B) Flash ROM (C) PROM (D) SRAM
                                                                                         (A)
                                                          )
                                                     (
              生活題      (A) DIPc(B) PLCCc(C) BGAc(D) SOICf 2764              EPROM                       (A)
                                                          )
                                                     (
                                                                                                       8
                                                                                                            (D)
                                                                                             (C)
                                                                      (B) IC
                   34. О၇ IC ٙ̍ༀۨόʊʔቇ͜׵ͦۃΙՏཥ༩ؐ€PCBٙڌࠦᓂഹҦஔ€SMTkc                                                    8K bits
                                                          )
                                                     (
              生活題      (A) DIPc(B) PLCCc(C) BGAc(D) SOICf                               memory card
                                                              (A) SRAM  (B) Flash ROM  (C) EPROM  (D) DRAM
                   35. ͦۃ൴ɽۨጐ᜗ཥ༩€ICޫ˸ CMOS€ʝ໾όږ᙮ःʷي̒ኬ᜗މ˴dՉ˴
                                                     (    )                                     BIOS
                       ࠅٙࡡΪމc(A) ʹ౬஺ܓҞ                  (B) ݂ღଟЭc(C) ྪնڗc(D) ऊঃ̌ଟʃf
              生活題
                                                              (A) DRAM  (B) Flash ROM  (C) SDRAM  (D) SRAM
                   36. ͦۃٙጐ᜗ཥ༩€ICɽείО၇౺˪€chipɪႡிk
                                                     (    )       PAL SPLD CPLD      FPGA                        (A) PAL  PLA
              生活題      (A) Ⳉ౺˪c(B) ٞ౺˪c(C) ॏʷ〄౺˪c(D) PN ౺˪f                                    (B) CPLD                      logic block
                                                                      PLD SPLD Simple PLD
                                                                                               (D) FPGA
                                                                   (C) SPLD
                   37. Ϟᗫ PALeSPLDeCPLD ʿ FPGA ʕdɨΐાࠑО٫፹Ⴌkc(A) PAL ၾ PLA
                       ѩ̙၈މɓ၇ᔊఊۨ PLD€SPLDjSimple PLDc(B) CPLD  ͟εࡈዹͭٙᜌ
                                                                                 PLD
                                                          )
                                                     (
                                                                                               F 1
                       ፨ਜ෯€logic blockଡ଼Υc(C) SPLD ̙ίཥ༩ɪᎇࣛ஝ྌc(D) FPGA ՈϞ௰
                                                                                     (C) I 1I 2 + I 1I 2
                                                                         (B) I 1I 2 + I 1I 2
                                                                                                (D) I 1I 2 + I 1I 2
                                                              (A) I 1I 2 + I 1I 2
                       ৷ᜌ፨ཛྷ࢙ඎf
                   38. νྡהͪމደ፽ܝٙ PLD ཥ༩d
                       Չʕ F ̺ٙ؍Ռᅰމ
                              1
                       (A) I I  + I I c(B) I I  + I I
                                                   1  2
                                             1  2
                                   1  2
                            1  2
                       (C) I I + I I c(D) I I  + I I f
                            1  2
                                                   1  2
                                            1  2
                                  1  2
                   39. ɨΐϞᗫ PROMePALePLA ɧ٫ٙાࠑО٫ϞႬk
                       (A) PROM ̙˸ଡ଼ϓהϞٙଡ଼Υᜌ፨ཥ༩
                       (B) PAL ʕٙ AND ৬ΐ̙݊஝ྌٙdϾ OR ৬ΐۆ݊ո֛ʔ̙஝ྌٙ
                                                     (    )           PROM PAL PLA                         (A) PROM
                       (C) PLA ʕٙ AND ৬ΐၾ OR ৬ΐޫ݊ո֛ʔ̙஝ྌٙ
                                                                     (B) PAL    AND                    OR                        (C) PLA
                       (D) PROM ʕٙ AND ৬ΐ݊ո֛ʔ̙஝ྌٙdϾ OR ৬ΐۆ̙݊஝ྌٙf                                       (D) PROM     AND
                                                                            OR
                                                                  AND
                                                                      OR
                   40. ɨΐાࠑО٫ϞႬkc(A) FPGA މ XILINX ʮ̡ה೯׼c(B) ISP€In System
                       Programmingމ Lattice ʮ̡࠯΋೯ڌc(C) VHDL  ၾ Verilog HDL މ IEEE ה
                                                                                                 IC
                                                     (
                                                                    PAL
                                                          )
                                                                                PAL 20L8A-2CN
                                                                                                       (D) 8
                                                                                                  2
                                                                                         (C) 8
                                                                                    8
                                                                           (B) 20
                                                                      8
                                                              (A) 2
                       Ⴉ̙ٙ೷᜗౜ࠑႧԊc(D) ͦۃԴ͜ PLD ٙ˴ࠅࡡΪ݊ࠅ՟˾Փόٙ IC€SSIe                                             20
                       MSIf                         (    )                     (A) FPGA  XILINX            (B) ISP In System Programming
                                                                Lattice            (C) VHDL    Verilog HDL  IEEE
                                                              (D)
                                              Ch1 綜合模擬測驗答案              PLD                         IC SSI MSI
                                           1 (B)  2 (C)  3 (D)  4 (A)  5 (B)  6 (D)  7 (B)  8 (B)  9 (D) 10 (B)
                                          11 (B) 12 (A) 13 (C) 14 (A) 15 (C) 16 (B) 17 (D) 18 (A) 19 (D) 20 (C)
                                          21 (C) 22 (C) 23 (A) 24 (B) 25 (A) 26 (C) 27 (A) 28 (B) 29 (D) 30 (D)
                                          31 (C) 32 (C) 33 (A) 34 (A) 35 (D) 36 (B) 37 (C) 38 (A) 39 (C) 40 (D)
                                                                                              詳解請掃章首 QR-code
   16   17   18   19   20   21   22   23   24   25   26